Error Resolution Function Required For The Net
Help Rules Groups Blogs What's New? Teardown Videos Datasheets Advanced Search Forum Digital Design and Embedded Programming PLD, SPLD, GAL, CPLD, FPGA Design ERROR message: Resolution function required + Post New Thread Results 1 to 3 of 3 ERROR message: Resolution function required LinkBack LinkBack URL About LinkBacks Thread Tools Show Printable Version Download This Thread Subscribe to this Thread… Search Thread Advanced Search 3rd August 2008,08:16 #1 snakyfactory Newbie level 3 Join Date Jul 2008 Posts 3 Helped 0 / 0 Points 790 Level 6 error: resolution function required for the net Hi everybody, I just get started with FPGA design... I wanna build a booth multiplier with the algorithm found in wikipedia. My code was completed, but ISE give me an error message when I try to simulate it... it is ERROR: Resolution function required for the Net /TB_boothv6/UUT/count_aux driven by: /TB_boothv6/UUT//booth_v6.vhd:booth_multiplier /TB_boothv6/UUT//booth_v6.vhd:States Wht's the problem is tht?? p.s. count_aux is one of my internal signal, it's for the counter. 3rd August 2008,08:16 3rd August 2008,09:13 #2 Nikolai Member level 3 Join Date Jun 2007 Posts 62 Helped 2 / 2 Points 1,614 Level 9 resolution function required Your internal signal may be driven by two or more sources. In such a case an arbiter is needed to decide which signal to assert on the bus/wire. In VHDL this is done by defining a resolution function. Refer any decent VHDL reference book for more details. 3rd August 2008,09:13 3rd August 2008,11:26 #3 snakyfactory Newbie level 3 Join Date Jul 2008 Posts 3 Helped 0 / 0 Points 790 Level 6 vhdl resolution function icic~ im now reading samples on resolution function, shall be all right. Thx ~ + Post New Thread Please login « How Security algorithm?? | what is the FPGA I/O status before configuration ? » Similar Threads Cadence Error message! Help please! (4) help me with this error message (10) VHDL : resolution function problem (8) NCSIM error while loading shared libraries (3) C/S/T M/W/S error message (5) Part and Inventory Search Top Helped / Month FvM (28), KlausST (25), ads-ee (24), betwixt (13), vGoodtimes (13) Welcome to EDABoard.com EE World Online Sponsor New Posts What about a 3D/printer forum? (1) Stack Underflow When the Number of an Array is Increased (44) How to generate 3 PWM signals from pic12f (5) x51 memory share with ext dev (6) asynchronous reset signal in sensitive li
& Smart Home PC-Programmierung PC Hard- & Software Ausbildung & Beruf Offtopic Webseite Artikelübersicht Letzte Änderungen Forum: FPGA, VHDL & Co. Simulation structural architecture mit ISim Forenliste Threadliste Neuer Beitrag Suchen Anmelden Benutzerliste Bildergalerie Hilfe Login Simulation structural architecture mit ISim Autor: Phil (Gast) Datum: 18.11.2012 16:01 Angehängte Dateien: multiplexer_4.vhd (1,58 KB, 122 Downloads) | Codeansicht multiplexer.vhd (342 Bytes, 168 Downloads) | Codeansicht multiplexer_tb.vhd (698 Bytes, 137 Downloads) | Codeansicht Bewertung 0 ▲ lesenswert ▼ nicht lesenswert Hallo zusammen, um VHDL zu lernen habe ich mir das Buch vom Ashenden geholt und http://www.edaboard.com/thread131621.html arbeite mich durch die Übungen. Bei Aufgabe 11 in Kapitel 1 scheiter ich allerdings an der Simulation. An den Ausgängen passiert nichts. Die Aufgabe ist eine Entity für einen 4-bit breiten Multiplexer aus einfachen Mutliplexern erstellen, und dafür einen "structural architecture body" schreiben. Soweit so gut. Nur bei der Simulation passiert nichts. Vielleicht weil ich keinen process habe, und somit auch keien sensitivity list? http://www.mikrocontroller.net/topic/277593 Beitrag melden Bearbeiten Thread verschieben Thread sperren Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat Re: Simulation structural architecture mit ISim Autor: bko (Gast) Datum: 18.11.2012 17:35 Bewertung 0 ▲ lesenswert ▼ nicht lesenswert Schau genau: > a1 : in bit; > a2 : in bit; > a3 : in bit; > b0 : in bit; > b1 : in bit; > b2 : in bit; > b3 : in bit; > b4 : in bit; > sel : in bit; > z0 : out bit; > z1 : out bit; > z2 : out bit; > z3 : out bit); und >dut : entity work.multiplexer_4(structure) > port map (a0, a1, a2, a3, b0, b1, b2, b3, sel, z0, z1, z2, z3); Da ist der Fehler schön versteckt... Mach es doch mal so: dut : entity work.multiplexer_4(structure) port map (a0 => a0, a1 => a1, a2 => a2, und so weiter Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat Re: Simulation structural architecture mit ISim Autor: Lothar Miller (lkmiller) (Moderator) Datum: 18.11.2012 20:28 Bewertung 0 ▲ lesenswert ▼ nicht lesenswert y <= tmp after